他仗著他有之前修課的testbench，我必須自己想辦法驗證，所以他就不斷假設我的設計是有缺陷的，要我證明他，但如果我期中就可以自己寫分支預測和cache接上我的CPU主架構，證明我的RTL沒問題，那我為什麼還要跟別人一組，事後想起來非常的不合理 反正在那之後我就讓他做，可能我太軟弱了，應該堅定否決他，也不會助長他自認為具有的權力，導致後來被他踢出組別，但這又是很後面的事了