其實我們這組挺多災多難的，一開始5個人，比其他組略少一點，後來一名同學家人過世，無法抽身處理組上事務，在把主架構交給陳同學之前，因為架構需求加上負責組員家人過世，所以我有完成一個簡易的2 bits saturated branch prediction，再轉手給陳同學後，我一直有提出將我的這個設計接上去，但他一直找理由拒絕，像是覺得太複雜，這是另一個組員的工作，雖然那時候根本不知道這個組員會不會回來繼續幫忙組別，反正一直被他拒絕，然後我就先去弄些其他期末專題會需要的東西，像是驗證和cache 我不確定陳同學是因為想讓那名組員有工作可以完成，還是只是想讓他到時候上台難堪，又或是想逃避周圍module的整合，這就不得而知了，至少在我陸續完成單層的組相連指令快取以及三層的資料快取，他都沒有整合上去，中間另外一名組員設計的module，在最後的期末報告也沒有看他們整合進去，基本上他們最終的架構就停滯在他期中做完的架構，後面好幾周他在幹嘛，或是做了什麼事我也不太清楚，因為我那時候忙著一堆提早考的期末考，我只能確定我星期一聽他們報告的內容，架構和當時的完全沒有差別