串文
串文鏈結2025-02-09 12:33
Day 61
今日進度：
在進行FPGA design時，由於FPGA的clock tree已經預先生成好，故利用Gated data的方式降低signal switching所產生的consumption。
利用MUX達到Gated data的效果。
#數位ic設計
#verilog
#讀書
#讀書帳
#讀書計畫
#讀書筆記
#讀書日記
讚
28
回覆
0
轉發
作者
ic_hunter69
粉絲
1,989
串文
107+
讚
回覆
轉發
24小時粉絲增長
發文前
1,739
發文後24小時
1,781
變化
+42 (2.42%)
互動率
(讚 + 回覆 + 轉發) / 粉絲數
1.41%
回覆 (BETA)
| 發文後 | 用戶 | 內容 |
|---|