2025-02-06 08:53
Day 58 今日進度: 在架構的trade-offs提出兩種方法: Pipeline : Area上升,Vdd下降,頻率不變。 Parallel : Area上升,Vdd下降,整體系統頻率增加。 若面積為主要考量,使用pipeline能佔用較少面積資源, 若throughput為主要考量,使用parallel提升數據處理量,並且兩種方法都有效降低Vdd。 #數位ic設計 #verilog #讀書 #讀書帳 #讀書計畫 #讀書筆記 #讀書日記
45
回覆
0
轉發
2

作者


ic_hunter69
profile
粉絲
1,989
串文
107+

回覆

轉發

24小時粉絲增長

發文前

1,687

發文後24小時

1,724

變化

+37 (2.19%)

互動率

(讚 + 回覆 + 轉發) / 粉絲數
2.36%

回覆 (BETA)

最先回覆的內容
發文後用戶內容

© 2025 Threadser.net. 版權所有。

Threadser.net 與 Meta Platforms, Inc. 無關,未經其認可、贊助或特別批准。

Threadser.net 也不與 Meta 的"Threads" 產品存在任何關聯。