串文
串文鏈結2025-02-07 09:29
Day 59
今日進度：
在Dynamic Power Reduction中，可以使用clock gating的方式去減少power consumption。
此外有兩種gating方式 ：
Gated clock，Bypass data : 常用於ASIC。
Bypass clock，Gated data ：常用於FPGA。
#數位ic設計
#verilog
#讀書
#讀書帳
#讀書計畫
#讀書筆記
#讀書日記
讚
33
回覆
8
轉發
2
作者
ic_hunter69
粉絲
1,989
串文
107+
讚
回覆
轉發
24小時粉絲增長
發文前
1,710
發文後24小時
1,739
變化
+29 (1.70%)
互動率
(讚 + 回覆 + 轉發) / 粉絲數
2.16%
回覆 (BETA)
| 發文後 | 用戶 | 內容 |
|---|---|---|
| 5 小時內 |  CY Wang cywang123456 | 有料 |