2025-03-07 12:55
Day 65 今日進度: 在Equivalence Checking之中,只要是功能相同的電路,即便design的coding style不同,經過gate level轉換後,邏輯依然等價,以確保不同階段的電路版本具有相同的功能。 #數位ic設計 #verilog #讀書 #讀書帳 #讀書筆記 #讀書計畫 #讀書日記 #讀書日常
69
回覆
0
轉發
5

作者


ic_hunter69
profile
粉絲
1,989
串文
107+

回覆

轉發

24小時粉絲增長

發文前

1,868

發文後24小時

1,927

變化

+59 (3.16%)

互動率

(讚 + 回覆 + 轉發) / 粉絲數
3.72%

回覆 (BETA)

最先回覆的內容
發文後用戶內容

© 2025 Threadser.net. 版權所有。

Threadser.net 與 Meta Platforms, Inc. 無關,未經其認可、贊助或特別批准。

Threadser.net 也不與 Meta 的"Threads" 產品存在任何關聯。